PRINTING PLATE AND METHOD FOR PRINTING

Patent Number:

JP2001030644

Publication date:

2001-02-06

Inventor(s):

IZUMIDA KAZUO;; NAKAHARA NORIHIKO;; SONEHARA AKIO;;

MAKINO YOSHIO

Applicant(s):

DAINIPPON PRINTING CO LTD

Requested

Patent:

III JP2001030644

Application

Number:

JP19990204941 19990719

Priority Number

(s):

IPC Classification: B41N1/06; B41M1/10; B41M1/14

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To form a highly minute pattern, to eliminate a transfer fault of an ink and to improve linearity by adopting an intaglio and letterpress plate having an intaglio for receiving an ink at a periphery of a protrusion formed on a surface of a plate cylinder in a printing plate for printing a multicolor pattern on a base material.

SOLUTION: This printing plate is constituted of an intaglio and letterpress plate having an intaglio 4 as an ink receiving portion formed on an ink transfer surface 3 at a top portion of a letterpress 2, and an ink 5 filled in the intaglio 4 is transferred when printed. Then, a height H to the top of the letterpress 2 is preferably set to 0.1 to 5 mm with respect to a thickness of a colored pattern to be printed. The letterpress 2 is formed at a pitch 6 coincident with an ink pattern to be printed. A width W of the intaglio 4 formed at a central portion of the letterpress 2 is preferably set, for example, to (W1-5 &mu m) to (W1-50 &mu m). Further, a depth of the intaglio 2 is preferably set, for example, to 1 to 100 &mu m.

Data supplied from the **esp@cenet** database - I2

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-54508

(43)公開日 平成11年(1999)2月26日

(51) Int.Cl.6

識別記号

FΙ

H01L 21/3205

21/60

301

H01L 21/88

21/60

301N

審査請求 未請求 請求項の数9 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平9-204941

平成9年(1997)7月30日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 実沢 佳居

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 安富 耕二 (外1名)

(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(57)【要約】

【課題】 平坦性に優れた層間絶縁膜を得て、半導体装 置としての信頼性を高めること。

【解決手段】 半導体Si基板52の表面には、配線部 56と電極部1とが形成されている。電極部1はスリッ ト2~4により複数の導電部5に細分化されている。こ のように、電極部1を細分化することで、配線部56及 び電極部1を覆う絶縁膜8(6)の表面の凹凸が小さく なって、CMPによる表面の平坦化処理を良好に行うこ とができる。



【特許請求の範囲】

【請求項1】 ボンディングパッドに絶縁層を介して電 気的に接続される電極部が、ボンディングパッドよりも 小さな面積を有することを特徴とした半導体装置。

【請求項2】 ボンディングパッドに絶縁層を介して電 気的に接続される電極部が、スリットを有することを特 徴とした半導体装置。

【請求項3】 前記絶縁層が平坦化されていることを特 徴とした請求項1又は2に記載の半導体装置。

【請求項4】 前記電極部は、前記ボンディングパッド 10 の下に位置することを特徴とした請求項3に記載の半導 体装置。

【請求項5】 前記電極部とボンディングパッドとが複 数個所で電気的接続されていることを特徴とした請求項 4に記載の半導体装置。

【請求項6】 前記電極部と同一層に配線部を有するこ とを特徴とした請求項1乃至5のいずれか1項に記載の 半導体装置。

【請求項7】 半導体基板の表面に、配線部と電極部と を形成する工程と、

前記電極部にスリットを形成する工程と、

前記配線部及び電極部を絶縁層で覆う工程と、

前記絶縁層の表面を平坦化する工程と、

前記絶縁層に前記電極部に通じるコンタクトホールを形 成する工程と、

前記絶縁層の上に、前記コンタクトホールを介して前記 電極部と接続されるボンディングパッドを形成する工程 と、を含むことを特徴とした半導体装置の製造方法。

【請求項8】 前記配線部と電極部とを形成する工程と とを特徴とした請求項7に記載の半導体装置の製造方 法。

【請求項9】 前記絶縁層の表面を平坦化する工程を、 化学的機械的研磨法を用いて行うことを特徴とした請求 項8又は9に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ボンディングパッ ドを備えた半導体装置及び半導体装置の製造方法に関す る。

[0002]

【従来の技術】セラミック又は樹脂によって形成された パッケージに半導体チップを搭載する際には、半導体チ ップに、パッケージの外に出ているリード端子とを電気 的に接続するためのボンディングパッドが設けられてい る。図9に従来の半導体チップ51の概略断面図を示 す。

【0003】半導体チップ51は、半導体Si基板52 に形成された図示しないMOSデバイス等の素子を有 し、更にその上に多層配線構造を有している。多層配線 50 構造は、層間絶縁膜53、54、55、配線層56、5 7、電極部58、ボンディングパッド59、ビアホール (コンタクトホール) 60、61、ビアホール埋め込み プラグ62、63、パッシベーション膜64から構成さ れている。

【0004】第1の層間絶縁膜53は、例えばシリコン 酸化膜からなり、半導体基板52及びMOSデバイス等 の素子の上に形成されている。第1の配線層56及び電 極部58は層間絶縁膜53の上に形成されている。電極 部58は図10に示すように、ボンディングパッド59 とほぼ等しい大きさで、第1の配線層56と同一材料に より同一工程にて形成されている。

【0005】第2の層間絶縁膜54、55は、それぞれ 異なる条件で形成したシリコン酸化膜からなり、配線層 56及び電極部58の上に形成されている。第2の配線 層57及びボンディングパッド59は層間絶縁層55の 上に形成されている。ボンディングパッド59は第2の 配線層57と同一材料により同一工程にて形成されてい る。

20 【0006】そして、各層間絶縁膜53、(54)、5 5の表面は、CMP (Chemical Mechanical Polishin g) 法を用いて平坦化されている。ビアホール60は層 間絶縁膜54、55に形成され、このビアホール60内 に形成されたビアホール埋め込みプラグ62を介して第 1の配線層56と第2の配線層57とが電気的に接続さ れている。

【0007】ビアホール61はビアホール60よりもは るかに径が大きく、ビアホール60と同様層間絶縁膜5 4に形成されている。そして、このビアホール61を介 前記電極部にスリットを形成する工程とを同時に行うこ 30 して (一部はビアホール 6 1 内に形成されたビアホール 埋め込みプラグ63を介して)、電極部58とボンディ ングパッド59とが電気的に接続されている。パッシベ ーション膜64は、ボンディングパッド59の表面中央 部を除く半導体チップ51の表面(層間絶縁膜55の 上) に形成されている。

> 【0008】パッシベーション膜64から露出したボン ディングパッド59の表面中央部には、ボンディングワ イヤ65が熱圧着されている。このボンディングワイヤ 65は、ボンディングパッド59と図示しないパッケー 40 ジのリード端子とを電気的に接続する。

[0009]

【発明が解決しようとする課題】層間絶縁膜54、55 をプラズマCVD法などの手法により配線層56及び電 極部58の上に堆積した場合、その表面には下地配線の 凹凸を反映して、図11に示すように凸部66が発生す る。そして、この凸部66の個々の形状も、下地の凹凸 面の個々の形状を反映してそれぞれ異なったものにな

【0010】上述したように、従来例にあっては、電極 部58の幅は、大きなコンタクト部を形成して電気抵抗

の低い接続状態を得るために、ボンディングパッド59 とほぼ同じ大きさに形成されており、配線層56の幅よ りも非常に大きく設定されている。従って、層間絶縁膜 54の表面の凸部66の幅も、下地面を反映して、幅の 狭い配線層56の上の凸部66aの幅は狭く、幅の広い 電極部58の上の凸部66bの幅は大きくなる。

【0011】この状態で層間絶縁膜54の表面をCMP 法により研磨した場合、CMP法では、幅の狭い凸部6 6 a よりも幅の広い凸部 6 6 b の方が研磨速度が遅いか ら、幅の広い凸部66bを研磨し終わった頃には、幅の 10 狭い凸部66aの個所は過剰に研磨されてしまってい て、層間絶縁膜54の表面の平坦性を損なうばかりか配 線層56が露出してしまう危惧もある。

【0012】本発明は、半導体装置及び半導体装置の製 造方法に係り、係る問題点を解消せんとするものであ る。.

[0013]

【課題を解決するための手段】請求項1の半導体装置 は、ボンディングパッドに絶縁層を介して電気的に接続 される電極部が、ボンディングパッドよりも小さな面積 20 を有するものである。また、請求項2の半導体装置は、 ボンディングパッドに絶縁層を介して電気的に接続され る電極部が、スリットを有するものである。

【0014】また、請求項3の半導体装置は、前記絶縁 層が平坦化されているものである。また、請求項4の半 導体装置は、前記電極部が、前記ボンディングパッドの 下に位置するものである。また、請求項5の半導体装置 は、前記電極部とボンディングパッドとが複数個所で電 気的接続されているものである。

【0015】また、請求項6の半導体装置は、前記電極 30 部と同一層に配線部を有するものである。また、請求項 7の半導体装置の製造方法は、半導体基板の表面に、配 線部と電極部とを形成する工程と、前記電極部にスリッ トを形成する工程と、前記配線部及び電極部を絶縁層で 覆う工程と、前記絶縁層の表面を平坦化する工程と、前 記絶縁層に前記電極部に通じるコンタクトホールを形成 する工程と、前記絶縁層の上に、前記コンタクトホール を介して前記電極部と接続されるボンディングパッドを 形成する工程と、を含むものである。

【0016】また、請求項8の半導体装置の製造方法 は、前記配線部と電極部とを形成する工程と前記電極部 にスリットを形成する工程とを同時に行うものである。 また、請求項9の半導体装置の製造方法は、前記絶縁層 の表面を平坦化する工程を、化学的機械的研磨法を用い て行うものである。すなわち、ボンディングパッドと接 続される電極部を、例えばスリットを入れることによっ て、その断面形状を小さくすることにより、この電極部 を覆う絶縁膜の表面の凹凸が小さくなって、表面の平坦 化処理を良好に行うことができる。

数個所で電気的接続することにより、電極部の面積が小 さくなっているにもかかわらず、配線抵抗の増大を抑制 できる。また、配線部と電極部とを形成する工程と前記 電極部にスリットを形成する工程とを同時に行うことに

より、そのぶん工程数を削減できる。

[0018]

【発明の実施の形態】本発明を具体化した実施形態を図 面に基づいて説明する。但し、図9~図11に示した従 来例と同等の構成部材には同じ符号を用い、その詳細な 説明を省略する。本実施形態が図9に示した従来技術と 異なるのは、図1に示すように、電極部1の形状を櫛形 状にしたことである。

【0019】すなわち、電極部1には3本のスリット 2、3、4を設けることにより細分化され、残った導電 部5・・の幅は、同一層に形成された配線部56の内も っとも幅が広いものとほぼ同じになる。以下、本実施形 態における半導体装置の製造プロセスを図2〜図7に基 づいて説明する。

【0020】工程1(図2参照):層間絶縁膜53の上 に配線層56及び電極部を形成する。配線層56及び電 極部1はAIを主成分とする合金からなり、共に同一の リソグラフィ工程及びエッチング工程によりパターニン グされる。この際、電極部1には、図1の通り、櫛形状 となるようスリット2~4が形成される。次に、配線層 56及び電極部1を覆うように、プラズマCVD法を用 いて絶縁膜(SiO₂, SiN, SiOF, BPSG, PSGなど) 6を堆積する。この絶縁膜6は高密度プラ ズマCVD法を用い、堆積時に基板側電極にバイアス電 圧を印加することにより、スパッタと堆積が同時に進行 して、狭い配線スペース部でもカバレッジ良く堆積され る。この際、絶縁膜6の表面には下地面の凹凸を反映し た凸部7・・が形成されるが、電極部1を細分化してい るので、従来のように極端に大きな凸部は発生しない。 【0021】工程2(図3参照):絶縁膜6の上に、今 度は堆積速度が速い条件に設定したプラズマCVD法を 用いて、絶縁膜8 (SiO₂, SiN, SiOF, BP SG、PSGなど)を厚く堆積する。この絶縁膜8の表 面にも下地絶縁膜6の凹凸を反映して凸部9・・が形成 される。工程3(図4参照):CMP法を用いて、絶縁 膜8の表面の凸部9・・を研磨し、平坦化する。この 際、絶縁膜8の表面には、多少大きさの異なる凸部が存 在するが、従来のように極端な形状差の凸部は存在しな いので、CMPによる研磨も膜の表面全体に亘ってほぼ 均一に行われる。

【0022】工程4(図5参照):フォトリソグラフィ 技術及びエッチング技術を用いて、層間絶縁膜54に、 電極部1の各導電部5・・に通じるビアホール10・・ を形成する。

工程5(図6参照):MO-CVD法などを用いて、ビ 【0017】特に、電極部とボンディングパッドとを複 50 アホール10内にタングステンなどからなるビアホール 5

埋め込みプラグ11・・を形成する。ビアホール11か らはみ出たプラグ材はエッチバックにより除去する。

【0023】工程6(図7参照): ビアホール埋め込みプラグ11・・と電気的に接続されるように、ボンディングパッド59を形成し、パッシベーション膜64を形成した後、ボンディングパッド59の表面中央部を露出させる。以上の通り、本実施形態にあっては、ボンディングパッド59の下の電極部1を細分化することにより、層間絶縁膜8(6)の表面に発生する凸部9・・の大きさが平均化されて、CMPによる研磨が膜表面全体10に亘ってほぼ均一に行われる。

【0024】従って、平坦性に優れた層間絶縁膜を得ることができ、その後の配線層57やボンディングパッド59の形成も容易に行え、総じて信頼性の高い半導体チップを得ることができる。尚、本発明にあっては、電極部1の形状を櫛形状に限定するものではなく、図8に示すように、中央部にスリット12を形成することによって電極部1を細分化して導電部5を形成してもよく、また、スリットの数も図1や図8に限定するものではない。

[0025]

【発明の効果】本発明にあっては、平坦性に優れた層間 絶縁膜を得て、半導体装置としての信頼性を高めること ができる。

【図面の簡単な説明】

【図1】本発明の実施形態における電極部の斜視図。

【図2】本発明の実施形態における半導体装置の製造プロセスを順次示す断面図。

【図3】本発明の実施形態における半導体装置の製造プ

ロセスを順次示す断面図。

【図4】本発明の実施形態における半導体装置の製造プロセスを順次示す断面図。

【図5】本発明の実施形態における半導体装置の製造プロセスを順次示す断面図。

【図6】本発明の実施形態における半導体装置の製造プロセスを順次示す断面図。

【図7】本発明の実施形態における半導体装置の製造プロセスを順次示す断面図。

10 【図8】本発明の実施形態における電極部の他の例を示す斜視図。

【図9】従来例における半導体装置の断面図

【図10】従来例における電極部の斜視図

【図11】従来例における半導体装置の製造プロセス途中を示す断面図。

【符号の説明】

1 電極部

2~4、12 スリット

5 導電部

20 6 絶縁膜(絶縁層)

8 絶縁膜(絶縁層)

9 凸部

10 ビアホール

11 プラグ


52 半導体Si基板

54、55 絶縁膜


56 配線部

59 ボンディングパッド


【図1】




【図3】




【図2】



【図4】





【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成14年9月27日(2002.9.27)

【公開番号】特開平11-54508

【公開日】平成11年2月26日(1999.2.26)

【年通号数】公開特許公報11-546

【出願番号】特願平9-204941

【国際特許分類第7版】

H01L 21/3205

21/60 301

[FI]

H01L 21/88 T

21/60 301 N

【手続補正書】

【提出日】平成14年7月15日(2002.7.15)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】

半導体装置の製造方法

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

<u>【請求項1</u> 半導体基板の表面に、配線部と電極部とを形成する工程と、

前記電極部にスリットを形成する工程と、

前記配線部及び電極部を絶縁層で覆う工程と、

前記絶縁層の表面を平坦化する工程と、

前記絶縁層に前記電極部に通じるコンタクトホールを形成する工程と、

前記絶縁層の上に、前記コンタクトホールを介して前記 電極部と接続されるボンディングパッドを形成する工程 と、を含むことを特徴とした半導体装置の製造方法。

【請求項2】 <u>前記コンタクトホールを複数形成することを特徴とした請求項1に記載の半導体装置の製造方</u>法。

【<u>請求項3</u>】 前記配線部と電極部とを形成する工程と 前記電極部にスリットを形成する工程とを同時に行うこ とを特徴とした<u>請求項1又は2</u>に記載の半導体装置の製 造方法。

【請求項4】 <u>前記絶縁層を高密度プラズマCVD法を</u> 用いて形成することを特徴とした請求項1~3のいずれ か1項に記載の半導体装置の製造方法。 【請求項5】 前記絶緑層の表面を平坦化する工程を、化学的機械的研磨法を用いて行うことを特徴とした<u>請求項1~4のいずれか1項に</u>記載の半導体装置の製造方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 1

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明は、ボンディングパッドを備え<u>た</u>半導体装置の製造方法に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】本発明は<u></u>半導体装置の製造方法に係り、 係る問題点を解消せんとするものである。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】変更

【補正内容】

[0013]

【課題を解決するための手段】請求項1の半導体装置の製造方法は、半導体基板の表面に、配線部と電極部とを形成する工程と、前記電極部にスリットを形成する工程と、前記 絶縁層の表面を平坦化する工程と、前記絶縁層に前記電極部に通じるコンタクトホールを形成する工程と、前記 絶縁層の上に、前記コンタクトホールを介して前記電極部と接続されるボンディングパッドを形成する工程と、を含むことをその要旨とする。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 4

【補正方法】変更

【補正内容】

【0014】請求項2の半導体装置の製造方法は、請求項1に記載の発明において、前記コンタクトホールを複数形成することをその要旨とする。請求項3の半導体装置の製造方法は、請求項1又は2に記載の発明において、前記配線部と電極部とを形成する工程と前記電極部にスリットを形成する工程とを同時に行うことをその要旨とする。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 5

【補正方法】変更

【補正内容】

【0015】請求項4の半導体装置の製造方法は、請求 項1~3のいずれか1項に記載の発明において、前記絶 緑層を高密度プラズマCVD法を用いて形成することを その要旨とする。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 6

【補正方法】変更

【補正内容】

【0016】請求項5の半導体装置の製造方法は、請求項1~4のいずれか1項に記載の発明において、前記絶録層の表面を平坦化する工程を、化学的機械的研磨法を用いて行うことをその要旨とする。すなわち、ボンディングパッドと接続される電極部にスリットを入れることによって、その断面形状を小さくすることにより、この電極部を覆う絶縁膜の表面の凹凸が小さくなって、表面の平坦化処理を良好に行うことができる。